細粒度スレッドモデル向けデータレース検出アルゴリズムの提案(並列計算)
スポンサーリンク
概要
- 論文の詳細を見る
従来のスレッドモデル向けに提案されてきたデータレース検出手法をそのまま細粒度スレッドモデルに適用すると,スレッド数Nに対してメモリ使用量がO(N^2)になる.本稿では既存のデータレース検出アルゴリズム"happens-before"を改良し,トレードオフ関係にある検出率とメモリ使用量をハンドリング可能とするアルゴリズムを提案する.本アルゴリズムでは,検出率の低下を許容すればメモリ使用量をO(N)に下げられる.また,本アルゴリズムを応用することでメモリ使用量を抑えつつ検出率を高める手法を合わせて提案する.実験では,検出率ほぼ100%で1回のデータレース検出におけるメモリ使用量を10分の1以下に削減できることを確認した.
- 社団法人情報処理学会の論文
- 2008-03-15
著者
関連論文
- SIMD命令を活用したソフトウェアによる動的分岐予測の提案と予備評価(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- CellプロセッサにおけるDMA転送の融合方式の提案(HPC-17 : 高性能通信)
- 細粒度スレッドモデル向けデータレース検出アルゴリズムの提案(並列計算)
- 高速にout-of-order実行するためのレジスタ割当て手法
- SIMD命令を活用したソフトウェアによる動的分岐予測の提案と予備評価(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- メディア処理向け動的再構成可能LSIの自動コード生成手法
- マルチグレイン並列化FORTRANコンパイラ
- パイプライン型ダイナミック・リコンフィギャラブルアーキテクチャ向けコンパイラにおけるマッピング探索手法(計算機システム,学生論文)