New Measurement Technique for Sub-Bandgap Impact Ionization Current by Transient Characteristics of Partially Depleted SOI MOSFETs

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人応用物理学会の論文
• 1998-03-30

著者

• Duyet Tran

  Institute Of Industrial Science University Of Tokyo

• Hiramoto Toshiro

  Vlsi Design And Education Center University Of Tokyo

• SARAYA Takuya

  Institute of Industrial Science, University of Tokyo

• TAKAMIYA Makoto

  Institute of Industrial Science, University of Tokyo

• SARAYA Takuya

  The Institute of Industrial Science, The University of Tokyo

• Takamiya Makoto

  Institute Of Industrial Science University Of Tokyo

• Takamiya Makoto

  Institute Of Industrial Science The University Of Tokyo

• Hiramoto Toshiro

  Vlsi Design And Education Center The University Of Tokyo

• Saraya Takuya

  The Institute Of Industrial Science The University Of Tokyo

• SARAYA Takuya

  Institute Industrial Science, The University of Tokyo

関連論文

• 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
• 新規格化法を用いたファブ/テクノロジ/水準間比較によるランダムしきい値ばらつき評価(IEDM(先端CMOSデバイス・プロセス技術))
• 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
• 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
• 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
• シリコン技術
• (110)SOI基板上に作製したGAAシリコンナノワイヤの移動度評価(低電圧/低消費電力技術、新デバイス・回路とその応用)
• SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
• DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 膜厚5nm以下の(110)面ダブルゲート極薄SOI nMOSFETにおけるボリュームインバージョンによる移動度向上(先端CMOSデバイス・プロセス技術)
• C-11-1 微細MOSトランジスタの特性ばらつきの研究(C-11.シリコン材料・デバイス,一般セッション)
• Untitled - Foreword
• 極薄膜SOIトランジスタにおける量子効果による移動度向上(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 薄膜BOX完全空乏型SOI MOSFETにおけるばらつきの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 薄膜BOX完全空乏型SOI MOSFETにおけるばらつきの影響(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• 薄膜BOX完全空乏型SOI MOSFETにおけるばらつきの影響
• Difficulty of Power Supply Voltage Scaling in Large Scale Subthreshold Logic Circuits
• Inductor and TSV Design of 20-V Boost Converter for Low Power 3D Solid State Drive with NAND Flash Memories
• Random Threshold Voltage Variability Induced by Gate-Edge Fluctuations in Nanoscale Metal-Oxide-Semiconductor Field-Effect Transistors
• Si(110)面正孔移動度における方向依存性の起源 : 極薄SOIを用いた実験的考察(IEDM特集(先端CMOSデバイス・プロセス技術))
• 膜厚4nm以下の(110)面極薄SOIシングルゲート/ダブルゲートn/p MOSFETにおける一軸引っ張り歪みによる移動度向上(IEDM(先端CMOSデバイス・プロセス技術))
• SOI膜厚5nmの(100)面極薄nMOSFETにおける移動度ユニバーサリティ(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• SOI膜厚5nmの(100)面極薄nMOSFETにおける移動度ユニバーサリティ(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• (110)面方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• (110)面方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
• (110)面〈100〉方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証
• (110)面〈100〉方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証
• Fabrication of Si Nanostructures for Single Electron Device Applications by Anisotropic Etching
• Modeling of Body Factor and Subthreshold Swing in Short Channel Bulk MOSFETs
• Mobility Increase in High-Ns Region in (110)-Oriented UTB pMOSFET Through Surface Roughness Improvement
• Very Sharp Room-Temperature Negative Differential Conductance in Silicon Single-Hole Transistor with High Voltage Gain
• Temperature Dependence of Off-Current in Bulk and FD SOI MOSFETs
• High Performance Accumulated Back-Interface Dynamic Threshold SOI MOS-FET's (AB-DTMOS) with Large Body Effect at Low Supply Voltage
• (110)SOI基板上に作製したGAAシリコンナノワイヤの移動度評価(低電圧/低消費電力技術、新デバイス・回路とその応用)
• シリコンナノワイヤpMOSFET及び室温動作単正孔トランジスタにおける一軸歪みの効果(機能ナノデバイス及び関連技術)
• シリコンナノワイヤpMOSFET及び室温動作単正孔トランジスタにおける一軸歪みの効果(機能ナノデバイス及び関連技術)
• Beyond CMOS とは?
• 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価(IEDM(先端CMOSデバイス・プロセス技術))
• 基板バイアス係数可変完全空乏型SOI MOSFETの短チャネル特性評価
• 6.新構造MOSトランジスタ技術(サブ100nm時代のシステムLSIとビジネスモデル)
• Device Design of Nanoscale MOSFETs Considering the Suppression of Short Channel Effects and Characteristics Variations(Device,Low-Power, High-Speed LSIs and Related Technologies)
• Short Channel Characteristics of Variable Body Factor FD SOI MOSFETs
• Future Electron Devices and SOI Technology : Semi-Planar SOI MOSFETs with Sufficient Body Effect
• Charge Polarity Dependence of Negative Differential Conductance in Room-Temperature Operating Silicon Single-Charge Transistors
• Suppression of Short Channel Effect in Triangular Parallel Wire Channel MOSFETs(Special Issue on Advanced Sub-0.1μm CMOS Devices)
• A 100Mbps, 4.1pJ/bit Threshold Detection-Based Impulse Radio UWB Transceiver in 90nm CMOS
• An Outside-Rail Opamp Design Relaxing Low-Voltage Constraint on Future Scaled Transistors(Analog and Communications,Low-Power, High-Speed LSIs and Related Technologies)
• Optimum Device Parameters and Scalability of Variable Threshold Voltage Complementary MOS (VTCMOS)
• Optimum Condutions of Body Effect Factor and Substrate Bias in Variable Threshold Voltage MOSFETs
• Optimum Conditions of Body Effect Factor and Substrate Bias in Variable Threshold Voltage MOSFETs
• Measurement of Energetic and Lateral Distribution of Interface State Density in Fully-Depleted Silicon on Insulator Metal-Oxide-Semiconductor Field-Effect Transistors
• High-Performance Accumulated Back-Interface Dynamic Threshold SOI MOSFET (AB-DTMOS) with Large Body Effect at Low Supply Voltage
• Measurement of Energetic and Lateral Distribution of Interface State Density in FD SOI MOSFETs
• Suppression of Geometric Component of Charge Pumping Current in Thin Film Silicon on Insulator Metal-Oxide-Semiconductor Field-Effect Transistors
• New Measurement Technique for Sub-Bandgap Impact Ionization Current by Transient Characteristics of Partially Depleted SOI MOSFETs
• Extremely Large Amplitude Random Telegraph Signals in a Very Narrow Split-Gate MOSFET at Low Temperatures
• Extremely Large Amplitude of Random Telegraph Signals in a Very Narrow Split-Gate MOSFET at Low Temperatures
• Suppression of Stand-by Tunnel Current in Ultra-Thin Gate Oxide MOSFETs by Dual Oxide Thickness-Multiple Threshold Voltage CMOS(DOT-MTCMOS)
• Low Power and Low Voltage MOSFETs with Variable Threshold Voltage Controlled by Back-Bias (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
• A 1.76mW, 100Mbps Impulse Radio UWB Receiver with Multiple Sampling Correlators Eliminating Need for Phase Synchronization in 65-nm CMOS
• 微細MOSFETの特性ばらつきに関する最近の動向について
• C-12-58 0.18-V Input Charge Pump with Forward Body Biasing
• DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
• Misleading energy and performance claims in sub/near threshold digital systems (集積回路)
• A 1-V input, 0.2-V to 0.47-V output switched-capacitor DC-DC converter with pulse density and width modulation (PDWM) for 57% ripple reduction (集積回路)
• シリコンナノスケールデバイス(半導体Si及び関連材料・評価)
• A charge-domain auto- and cross-correlation based IR-UWB receiver with power- and area-efficient PLL for 62.5ps step data synchronization in 65nm CMOS (集積回路)
• An On-Chip Noise Canceller with High Voltage Supply Lines for Nanosecond-Range Power Supply Noise
• 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
• Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 0.18-V Input Charge Pump with Forward Body Bias to Startup Boost Converter for Energy Harvesting Applications
• 完全空乏型SOI MOSFETにおける特性ばらつきとランダムテレグラフノイズ(プロセス科学と新プロセス技術)
• 0.6V Voltage Shifter and Clocked Comparator for Sampling Correlation-Based Impulse Radio UWB Receiver
• 0.5-V Input Digital Low-Dropout Regulator (LDO) with 98.7% Current Efficiency in 65nm CMOS
• A Variable Output Voltage Switched-Capacitor DC-DC Converter with Pulse Density and Width Modulation (PDWM) for 57% Ripple Reduction at Low Output Voltage
• Power Supply Voltage Dependence of Within-Die Delay Variation of Regular Manual Layout and Irregular Place-and-Route Layout
• 100億トランジスタのしきい値電圧ばらつき (シリコン材料・デバイス)
• 100億トランジスタのしきい値電圧ばらつき(IEDM特集(先端CMOSデバイス・プロセス技術))
• Optimum Device Parameters and Scalability of Variable Threshold Voltage Complementary MOS (VTCMOS)
• Extremely Large Amplitude Random Telegraph Signals in a Very Narrow Split-Gate MOSFET at Low Temperatures
• Effects of Side Surface Roughness on Carrier Mobility in Tri-Gate Single Silicon Nanowire Metal--Oxide--Semiconductor Field-Effect Transistors
• 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 超低電力LSIを実現する薄膜BOX-SOI(SOTB)CMOS技術(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 完全空乏型Silicon-on-Thin-BOX (SOTB) MOSトランジスタにおけるドレイン電流ばらつき(SOIテクノロジ,低電圧/低消費電力技術,新デバイス・回路とその応用)
• SRAMセル安定性の一括ポストファブリケーション自己修復技術(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• SRAMセル安定性の一括ポストファブリケーション自己修復技術(低電圧・高信頼SRAM,低電圧/低消費電力技術,新デバイス・回路とその応用)
• Measurement of Energetic and Lateral Distribution of Interface State Density in Fully-Depleted Silicon on Insulator Metal-Oxide-Semiconductor Field-Effect Transistors
• SRAMセル安定性指標パラメータの検討 : ノイズマージンかVminか?(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 完全空乏型Silicon-on-Thin-BOX (SOTB) SRAMセルの電源電圧0.4Vにおけるセル電流ばらつき低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 完全空乏型Silicon-on-Thin-BOX (SOTB) SRAMセルの電源電圧0.4Vにおけるセル電流ばらつき低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
• SRAMセル安定性指標パラメータの検討 : ノイズマージンかVminか?(低電圧/低消費電力技術,新デバイス・回路とその応用)

もっと見る 閉じる

スポンサーリンク