VLSIコンピュータの革新を目指す光インタコネクション技術
スポンサーリンク
概要
- 論文の詳細を見る
集積規模の増大にともなって,ULSIの遅延時間と消費電力は配線によって制限されるようになる.このチップ上の通信のクライシスを打破する方法として,光インタコネクションをULSIチップ上に導入したU-OEIC技術を提案する.マイクロプロセッサのクロック系とバスラインに光インタコネクションを導入した構成で,遅延時間と消費電力を低減する効果を見積もるため,モデル解析を行った.解析の結果,20mm長の配線の遅延時間と消費電力は電気配線に比べて1, 5に低減できることが推定された.0.2μm級のプロセッサではマシンサイクルタイムと消費電力は約1/2になることが期待される.
- 社団法人電子情報通信学会の論文
- 1993-09-17