クロックフィードスルー補償スイッチトキャパシタ回路の構成法
スポンサーリンク
概要
- 論文の詳細を見る
スイッチトキャパシタ回路を構成する場合,クロックフィードスルー電荷の影響による出力オフセット電圧発生への対策が不可欠である.特に,市販のアナログスイッチを用いた個別部品による回路においては,その影響が顕著である.本論文では,アナログスイッチにおけるフィードスルー電荷の発生メカニズムを解明し,スイッチトキャパシタ回路の最も基本的な積分器を対象として,フィードスルー補償のための回路構成法を提案している.また,従来法との比較実験により,本提案回路の有効性を確かめている.積分器単独では従来法より回路規模が大きくなるが,高次のフィルタ等積分器の多段接続の場合にも一つのフィードバックループでフィードスルー補償が可能であり,回路規模増大の負担は軽減される.試作回路によると出力オフセット電圧は数mV程度に抑制することができるので,本手法は高精度の各種演算回路にも適用可能である.
- 社団法人電子情報通信学会の論文
- 1995-07-25
著者
関連論文
- 局所微分データを用いたエッジ検出法
- SC回路を用いたOperational Transconductance Amplifierの一構成法
- クロックフィードスルー補償スイッチトキャパシタ回路の構成法
- サブピクセル精度エッジ検出法を用いた複数楕円のパラメータ推定