空間的・時間的並列構造融合形VLSIプロセッサの最適設計
スポンサーリンク
概要
- 論文の詳細を見る
知能ロボットシステムなど, 動的に変化する環境に高速に応答する必要のある知能集積システムにおいては, 空間的, 時間的な並列処理を用いて演算遅れ時間が最小となる専用VLSIプロセッサの開発が重要となる. 本論文では, このような観点から, 空間的・時間的並列性融合形VLSIプロセッサをモデルとし, 与えられたデータフローグラフ(DFG)に対し, チップ面積, チップのピン数の制約条件の下で演算遅れ時間を最小にするスケジューリング法を提案する.
- 社団法人電子情報通信学会の論文
- 1997-03-25
著者
関連論文
- 空間的・時間的並列構造融合形VLSIプロセッサの最適設計
- 演算遅れ時間最小化のためのパイプライン構造VLSIプロセッサの最適設計
- 最適アロケーションに基づく道路抽出VLSIプロセッサとその高安全知能自動車への応用