ポリシリコンTFTのパルス電圧ストレスによる劣化機構
スポンサーリンク
概要
- 論文の詳細を見る
レーザアニール法でアモルファスシリコンを結晶化した低温ポリシリコンTFTのパルスストレスによる劣化特性を評価し以下のことを明らかにした。Single Drain TFTではパルスストレスにより劣化が促進され、ゲートパルスがhighからlowに変化する回数が多いほど、また立ち下がり時間が短いほど、過渡変化によって劣化が促進される。一方LDD TFTでは、パルスストレスによる過渡状態での劣化促進は起こりにくく、DAHCストレスの累積時間により劣化特性を説明できる。さらに、評価結果を基にパルスストレスにおける劣化機構を考察した。キャリアの過渡的な濃度の増加が、DAHCストレス劣化を加速させ、パルスストレスによる劣化促進を引き起こしていると考えられる。
- 社団法人電子情報通信学会の論文
- 2000-12-14
著者
関連論文
- レーザアニールによるSi 薄膜溶融, 結晶化過程の実時間観測と結晶の高品質化
- パルス変調CWレーザ結晶化(SELAX)法による高移動度低温ポリSi-TFT(有機ELとTFT(シリコン、化合物、有機)及びディスプレイ技術)
- パルス変調CWレーザ結晶化(SELAX)法による高移動度低温ポリSi-TFT(有機ELとTFT(シリコン,化合物,有機)及びディスプレイ技術)
- システム・イン・ディスプレイに向けた擬似単結晶シリコンTFT技術 (特集 電子ディスプレイ「新技術」をいち早く掴む--有機ELディスプレイ,製造プロセス・材料の最新成果)
- Gate-Overlapped LDD構造による低温Poly-Si TFTの高信頼化技術
- ポリシリコンTFTのパルス電圧ストレスによる劣化機構
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 過渡電流および定常電流を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- ギガビットDRAM用高データレート回路技術
- パルス変調CWレーザ結晶化(SELAX)法による高移動度低温ポリSi-TFT(有機ELとTFT(シリコン,化合物,有機)及びディスプレイ技術)
- 定常/過渡電流分離法を用いたMOSキャパシタ劣化機構解明
- 基板/酸化膜および酸化膜/ゲート界面の微細構造制御による酸化膜信頼性の向上
- 5インチLCD駆動用塗布型高移動度TFTアレイの開発
- 擬似2層構造を有する高精度多結晶シリコン抵抗の提案と実験的検討(集積エレクトロニクス)
- 高精度多結晶シリコン抵抗設計式の検討
- 高濃度ボロンドープ・Siエピタキシャル成長技術を用いたソース/ドレイン積み上げ構造MOSFETの試作
- 高精度二層多結晶シリコン抵抗の開発(2)
- 高精度二層多結晶シリコン抵抗の開発(1)
- リンドープポリSiエミッタを用いた超高速Siバイポーラトランジスタ