高ゲートストレス下におけるpMOSFETの劣化現象

スポンサーリンク

概要

論文の詳細を見る
高ゲート(低ドレイン)電圧ストレス状態におけるpMOSFETの新しい劣化現象を調べた。ゲート酸化膜の薄膜化(〜10nm)に伴い、アバランシェホットキャリア(AHC)注入の後の高ゲート電圧ストレス(HG)状態下においてしきい値電圧特性の劣化が観測される。この現象はチャネル電流の流れていない状態においても生じ、またAHCストレスとHGストレスが繰り返し印加されることにより劣化の促進が生じる。さらに、促進劣化は、HGストレスの回数やHGストレス時のゲートとドレイン間の電圧(Vgd)に大きく依存する。具体事例としてLDD層ドース量と促進劣化との関係を取り上げ、繰り返しストレスのVgd依存性と関連づけて説明する。最後に劣化現象の簡単なモデルを提案する。
社団法人電子情報通信学会の論文
1993-11-19

著者

関連論文

スポンサーリンク