SFL/ParthenonによるVLSI設計
スポンサーリンク
概要
- 論文の詳細を見る
VLSI設計・試作支援システム実現に向けたパイロット試行へ参加し,コンピュータ・アーキテクチャ教育用16ビット・マイクロプロセッサの設計を行った状況を報告する.
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
関連論文
- スケッチレイアウトシステムにおける配線可能性検証手法
- 柔軟性の高いレイアウトシステムのためのデータ表現方式
- スケッチレイアウト最適化手法 : スペｰシングと引き剥し再配線
- 節点がレベル付けされたグラフの最小枝交差描画問題に関する一考察
- BDDを用いたマンハッタン配線問題の解法
- FPGA を対象とした階層的概略詳細配線手法
- ジョグ挿入を伴ったチップコンパクション手法
- 5. FPGA 用のレイアウト手法 (<特集> FPGA : その現状、将来とインパクト)
- 特集「BDD (二分決定グラフ) : 幅広い応用範囲をもつ論理関数の処理技術」の編集にあたって
- 連想プロセッサ・システムの構成とアプリケーション実装
- 連想プロセッサを用いた多層化改良線分展開法
- 線分展開法を拡張した多層グリッドレス配線手法
- 2系統電源の平面配線手法
- 改良線分探索法の連想プロセッサを用いた一実装手法
- VLSIパタン設計における多角形領域の分割アルゴリズム
- 複合長方形領域の最小分割
- 動作記述からのデータフローグラフ生成手法
- 動作記述からのデータフローグラフ生成手法
- 連想メモリを搭載したハードウェアエンジンによる故障回路並列故障シミュレーションの高速化手法
- 連想メモリを搭載したハードウェアエンジンによる故障回路並列故障シミュレーションの高速化手法
- ビアの削減を目的とした階層的概略配線手法
- スケッチ表現に基づく多層配線システム
- スケッチレイアウトシステムにおけるBGAパッケージ配線手法
- プリント配線板を対象とした二層均等化スペーシング手法 (<特集> レイアウトと一般)
- エントロピーCODECの高位合成手法
- スケッチレイアウトシステムにおけるBGAパッケージ配線手法
- スケッチレイアウトシステムにおけるBGAパッケージ配線手法
- スケッチレイアウトシステムにおける配線可能性検証
- イタレーション間データ依存制約を考慮したパイプライン化DSPスケジューリング手法
- リソースアロケーションを考慮したデータパス・スケジューリング手法
- リソースアロケーションを考慮したデータパス・スケジューリング手法
- SFL/ParthenonによるVLSI設計
- 機能メモリのアーキテクチャとその並列計算への応用 6. LSI CAD分野への応用
- 条件分岐構造を持つコントロールデータフローグラフの時間制約スケジューリング手法
- FPGAを対象とした低消費電力指向配置・概略配線同時処理手法
- FPGAを対象とした低消費電力指向配置・概略配線同時処理手法
- FPGAを対象とした低消費電力指向配置・概略配線同時処理手法