EBテストシステムにおけるCADレイアウトからのVLSI順序回路の自動故障追跡法 (II)
スポンサーリンク
概要
- 論文の詳細を見る
EBテストシステムにおいて, CADレイアウトのみを用いて, VLSI順序回路の性能故障をトランジスタレベルまで階層的に自動追跡する故障追跡法をすでに報告している。EBテストシステムを用いたVLSIの故障診断では, 波形の測定(プロービング)に多くの時間が費される。特に順序回路では, 一般に, テストシーケンスが長く, これに伴ってプロービング時間も長くなる。従って, プロービング点数は, なるべく少ないことが望まれる。今回, 既に報告した手法に加えて, EBテストシステムでのプロービング点数を削減するアルゴリズムを提案する。次に, 本手法をISCAS'89ベンチマーク回路情報から生成したレイアウトデータに適用し, プロービング点数の評価を行う。
- 1997-03-06
論文 | ランダム
- いわゆる鞭打症の眼症状について (第35回日本中部,第66回中国四国,第15回山陰合併眼科学会一般講演-2-)
- 『中央食堂』開設の経緯 : 番茶の家綺談(その1)
- Sポテンシャルの方法論
- アゾビスイソブチロニトリルの分解反応における溶媒効果
- CMP受託加工・生産サービス (特集 CMP平坦化技術/極薄ウェハ加工の最新動向) -- (CMP/極薄ウェハ加工編)