EBテストシステムにおけるCADレイアウトからのVLSI順序回路の自動故障追跡法 (II)
スポンサーリンク
概要
- 論文の詳細を見る
EBテストシステムにおいて, CADレイアウトのみを用いて, VLSI順序回路の性能故障をトランジスタレベルまで階層的に自動追跡する故障追跡法をすでに報告している。EBテストシステムを用いたVLSIの故障診断では, 波形の測定(プロービング)に多くの時間が費される。特に順序回路では, 一般に, テストシーケンスが長く, これに伴ってプロービング時間も長くなる。従って, プロービング点数は, なるべく少ないことが望まれる。今回, 既に報告した手法に加えて, EBテストシステムでのプロービング点数を削減するアルゴリズムを提案する。次に, 本手法をISCAS'89ベンチマーク回路情報から生成したレイアウトデータに適用し, プロービング点数の評価を行う。
- 1997-03-06
論文 | ランダム
- ペリメータレス空調の適用性の検討
- 41127 多摩ニュータウンの都市気候の形成要因に関する実測研究
- Manufacture and Mechanical Properties of Cylindrical Laminated Veneer Lumber
- 3次元曲面加工機 (特集 事例で見る精密位置決めの最新動向) -- (事例)
- グレ-ティングレンズの微細溝加工 (特集 微細加工の限界に挑戦!)