高速プロセッサモジュールの基板配線設計

スポンサーリンク

概要

論文の詳細を見る
動作周波数の高いマイクロプロセッサ(MPU)と4つのキャッシュメモリ(CM)で構成されるプロセッサMCMの基板配線では、1対1配線、1対2及び1対4の分岐配線がある。これらの配線ではオーバーシュートやアンダーシュートが発生するためそれらを制御する必要がある。オーバー/アンダーシュートはデバイス間の配線長や線路の特性インピーダンスによって制御が可能であるが、実基板においては回路構成や基板技術の限界等から制御が困難な場合が多い。また、デバイスの種類によって入出力のインピーダンスが異なるため個々に制御が必要となる。本報告では、ダンピング抵抗で制御を行う場合の、デバイス間の遅延時間と各デバイスへの入力電圧の正負のピーク値について、SPICEを用いて評価した結果について述べる。
社団法人電子情報通信学会の論文
1996-03-11

著者

関連論文

スポンサーリンク