Dynamically Programmable Paralell Processor (DPPP) : A Novel Reconfigurable Architecture with Simple Program Interface(Special Issue on Function Integrated Information Systems)
スポンサーリンク
概要
- 論文の詳細を見る
This paper describes a new architecture-based microprocessor, a dynamically programmable parallel processor (DPPP), that consists of large numbers of simplified ALUs (sALU) as processing blocks. All sALUs are interconnected via a code division multiple-acess bus interface that provides complete routing flexibility by establishing connections virtually through code-matching instead of physical wires. This feature is utilized further to achieve high parallelism and fault tolerance. High fault tolerance is realized without the limitations of conventional fabrication-based techniques nor providing spare elements. Another feature of the DPPP is its simple programmability, as it can be configured by compiling numerical formula input using the provided user auto-program interface. A prototype chip based on the proposed architecture has been implemented on a 4.5mm × 4.5mm chip using 0.6μm CMOS process.
- 社団法人電子情報通信学会の論文
- 2001-11-01
著者
-
Tan Boon-keat
Department Of Electronics And Information Systems Osaka University
-
Tan Boon-keat
大阪大学大学院工学研究科電子情報エネルギー工学専攻
-
Taniguchi Kenji
Department Of Electrical Electronic And Information Engineering Osaka University
-
Matsuoka T
Department Of Electrical Electronic And Information Engineering Osaka University
-
Matsuoka T
Osaka Univ. Osaka Jpn
-
Matsuoka Toshimasa
The Graduate School Of Engineering Osaka University
-
TAN Boon-Keat
the Faculty of Engineering, Osaka University
-
YOSHIMURA Ryuji
the Faculty of Engineering, Osaka University
-
MATSUOKA Toshimasa
the Faculty of Engineering, Osaka University
-
TANIGUCHI Kenji
the Faculty of Engineering, Osaka University
-
Taniguchi K
Department Of Electronics And Information Systems Osaka University
-
Taniguchi K
Division Of Electrical Electronics And Information Engineering Graduate School Of Engineering Osaka
-
Tan B
大阪大学大学院工学研究科電子情報エネルギー工学専攻
-
Yoshimura R
Department Of Electronics And Information Systems Graduate School Of Eng. Osaka University
関連論文
- TDCを用いたオーディオ用ADコンバータの設計検討
- 自己発熱効果がナノスケールトランジスタの電気特性に与える影響(プロセス・デバイス・回路シミュレーション及び一般)
- 空間的または時間的に一様でない系におけるトンネリングのシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 量子格子気体法によるデバイス内部の電子波伝搬解析(プロセス・デバイス・回路シミュレーション及び一般)
- 非線形パルス幅変調を用いたTDC-ADCの構成と歪み補正手法の提案
- 二重フィードバックを用いスピーカインピーダンスの影響を低減したオーディオ用D級アンプの設計/評価
- 表面ポテンシャルを用いた薄膜トランジスタのドレイン電流モデル(プロセス・デバイス・回路シミュレーション及び一般)
- ひずみSi-p型電界効果トランジスタのホール伝導特性に関する理論計算
- C-9-3 SoG液晶モジュール用アナログバッファ回路に関する研究(C-9. 電子ディスプレイ,一般セッション)
- Poly-Si TFTにおける容量 : 電圧特性のシミュレーションによる解析(シリコン関連材料の作製と評価)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- 周期的な不純物原子配列を有する半導体の電気伝導シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 数値シミュレーションに基づく10nmチャネル素子の電気伝導機構に関する考察(半導体Si及び関連材料・評価)
- ひずみSi pMOSFETsにおける移動度増大率の計算 : 1軸と2軸応力の比較について(Group IV Compound Semiconductors, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- 15nm以上の膜厚を有するシリコン酸化膜の絶縁破壊統計性(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 分子動力学/アンサンブルモンテカルロ法による極微細n-i-nダイオードの電流解析(プロセス・デバイス・回路シミュレーション及び一般)
- P-36 大阪大学における社会人専門教育プログラム : エレクトロニクス産業を支える高度専門技術者の育成((25)高度専門技術者教育、社会人のための大学院工学教育,ポスター発表論文)
- 酸化膜絶縁破壊がMOSFETチャネル電流に与える影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 同相除去比を強化した増幅器
- 連続サンプルコンパレータの解析と応用
- C-12-20 連続サンプルコンパレータの解析(C-12. 集積回路C(アナログ), エレクトロニクス2)
- A-1-12 同相除去比を強化した増幅器(A-1. 回路とシステム, 基礎・境界)
- ダイナミックラッチを用いたパイプラインAD変換器用低消費電力コンパレータの一設計
- 周期的な不純物原子配列を有する半導体の電気伝導シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- ひずみSi pMOSFETsにおける移動度増大率の計算 : 1軸と2軸応力の比較について(Group IV Compound Semiconductors, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- Column-Parallel ADC に用いる高精度, 小面積 D-Flip-Flop 回路
- C-12-14 小信号モデルを用いた可変利得増幅器用アンプの解析(C-12.集積回路C(アナログ),一般講演)
- 1.5bit量子化器を用いた Active-Passive 積分器による2次CT-DSMの構成法
- Process Variation Compensation Technique for 0.5-V Body-Input Comparator
- A Switched-Capacitor Programmable Gain Amplifier Using Dynamic Element Matching
- Process Variation Compensation Technique for Voltage-controlled Ring Oscillator
- Analytical Expression Based Design of a Low-Voltage FD-SOI CMOS Low-Noise Amplifier(Analog Circuit Techniques and Related Topics)
- Small-Signal and Noise Model of Fully Depleted Silicon-on-Insulator Metal-Oxide-Semiconductor Devices for Low-Noise Amplifier
- Accurate Small-Signal Modeling of FD-SOI MOSFETs(Advanced RF Technologies for Compact Wireless Equipment and Mobile Phones)
- A design of gain-boosted folded-cascode CMOS op-amp for SC circuits
- Wired CDMA Interface with Adaptivity for Interconnect Capacitances(Nonlinear Theory and its Applications)
- CMOS Front-End Circuits of Dual-Band GPS Receiver(RF, Analog Circuit and Device Technologies)
- Ultralow-Power Current Reference Circuit with Low Temperature Dependence(Building Block, Analog Circuit and Device Technologies)
- A CMOS IF Variable Gain Amplifier with Exponential Gain Control(Analog Circuit Techniques and Related Topics)
- High Speed and Noise Tolerant Parallel Bus Interface for VLSI Systems Using Multi Bit Code Division Multiple Access(New System Paradigms for Integrated Electronics)
- Watch-Dog Circuit for Quality Guarantee with Subthreshold MOSFET Current(New System Paradigms for Integrated Electronics)
- CMOS Demodulator for Short-Range Wireless Interconnection Using ASK/CDMA Technique(Wide Band Systems)
- Watchdog Circuit for Product Degradation Monitor using Subthreshold MOS Current
- A New Analog Correlator Circuit for DS-CDMA Wireless Applications
- Dynamically Programmable Paralell Processor (DPPP) : A Novel Reconfigurable Architecture with Simple Program Interface(Special Issue on Function Integrated Information Systems)
- Error Analysis on Simultaneous Data Transfers in CDMA Wired Interface
- C-12-26 An Auto-sensitivity Control Circuit for DS-CDMA Receiver Circuit
- A Novel Dynamically Programmable Arithmetic Array(DPAA)Processor for Digital Signal Processing(Special Section of Selected Papers from the 13th Workshop on Circuits and Systems in Karuizawa)
- Poly-Si TFTにおけるゲート酸化膜へのホットホール注入と捕獲/放出特性の評価(シリコン関連材料の作製と評価)
- 空間的または時間的に一様でない系におけるトンネリングのシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 分子動力学/アンサンブルモンテカルロ法による極微細n-i-nダイオードの電流解析(プロセス・デバイス・回路シミュレーション及び一般)
- 量子格子気体法によるデバイス内部の電子波伝搬解析(プロセス・デバイス・回路シミュレーション及び一般)
- Design of a 0.5V Op-Amp Based on CMOS Inverter Using Floating Voltage Sources
- Low-Voltage Wireless Analog CMOS Circuits toward 0.5V Operation
- Application of Noise-Enhanced Detection of Subthreshold Signals for Communication Systems
- A New Inductance Extraction Technique of On-Wafer Spiral Inductor Based on Analytical Interconnect Formula(Microelectronic Test Structures)
- A Low-Voltage SOI-CMOS LC-Tank VCO with Double-Tuning Technique Using Lateral P-N Junction Variable Capacitance(Special lssue on Silicon RF Device & Integrated Circuit Technologies)
- A-3-1 A 5Msample/s 0.965-mW Switched-Capacitor Filter in 0.6-μm CMOS Technology
- A-3-3 A 5Ms/s 0.965-mW Switched-Capacitor Integrator in 0.6μm CMOS Technology
- A Transformer Noise-Canceling Ultra-Wideband CMOS Low-Noise Amplifier
- A 0.5V Area-Efficient Transformer Folded-Cascode CMOS Low-Noise Amplifier
- A Low Power Analog Matched-Filter with Smart Sliding Correlation
- Basic Evaluation of Polymeric Optical Waveguide Films Applied to Optical Interconnections(Special Issue on Organic Materials for Optics and Electronics)
- A-5-3 Speed-Power-Resolution Tradeoff in Analog Correlator Circuit
- Multimode Polymeric Optical Waveguides with High Thermal Stability Using UV Cured Epoxy Resins
- Low-Loss Polymeric Optical Waveguides with 45° Mirrors
- 有線多値CDMAバスの機能レベル解析
- チャネル構成の変更可能なオーディオ用D級アンプの設計検討
- パイプライン方式逐次比較型A/Dコンバータにおける消費電力最適化の一手法
- 時間量子化方式ADコンバータにおけるディザの最適化
- Application of Kelvin Technique in A Gas-Sensor Read-Out Circuit
- 逐次比較型ADコンバータのマルチビット化の一手法
- A Switched-Capacitor Programmable Gain Amplifier Using Dynamic Element Matching
- poly-Si TFTのオーバーシュートドレイン電流の評価とモデリング(シリコン関連材料の作製と評価)
- A Wide Dynamic Range Variable Gain Amplifier with Enhanced IP1 dB and Temperature Compensation
- 入出力相互コンダクタンス及び位相補償容量を可変とする可変利得増幅器の低消費電力化に関する検討(電子回路)
- マージド・キャパシタ・スイッチング法を用いたパイプラインA-DコンバータのMDACセグメント内差動キャパシタミスマッチに関する解析