90nmデバイスのLVP測定容易性評価とLVP測定用素子の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
スポンサーリンク
概要
- 論文の詳細を見る
90nm以降のプロセスでは、トランジスタサイズがLVPで使用されるレーザ波長の回折限界に到達するため、LVP測定が困難になると推測される。そこで、90nmデバイスのLVP観測容易性及び、論理回路素子の入出力パタンとLVP波形の関係について、測定による評価を行った。また、デバイスシミュレーションにより、LVPの波形観測メカニズムの検討を行った。一方、90nm以降でLVP測定を可能にする方法としては、回路に予めLVP観測性が高い素子(LVP測定用素子)を挿入しておく方法が考えられるが、本稿ではLVP観測性が高い素子の構造を提案した。さらに上記素子構造に対してTEG評価を行ったところ、LVP波形の振幅が同じ面積のインバータと比較して最大50%程度増大し、LVP観測性を向上できることがわかった。
- 社団法人電子情報通信学会の論文
- 2005-01-20
著者
-
和田 慎一
Necエレクトロニクス株式会社 テスト評価技術開発事業部
-
野中 淳平
NECエレクトロニクス株式会社テスト評価技術開発事業部
-
野中 淳平
Necエレクトロニクス株式会社 テスト評価技術開発事業部
関連論文
- 90nmデバイスのLVP測定容易性評価とLVP測定用素子の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 90nmデバイスのLVP測定容易性評価とLVP測定用素子の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)