ヘテロ接合FETのアクセス領域における量子輸送
スポンサーリンク
概要
- 論文の詳細を見る
ヘテロ接合FETの層構造とアクセス抵抗の関係をドリフトー拡張モデルと量子輸送モデルを用い解析した。アクセス抵抗はソースコンタクトからゲート下のチャネル部分へ流れ込むキャリアの振舞を直接反映する指標である。ヘテロ接合を一つのダイオードとみなした時、電流-電圧特性は非線形であり、このため、ソース側とドレイン側では異なる抵抗値を示す事になる。本報では量子輸送モデルに基づき2次元電子ガスとアクセス抵抗との関係を、電子の局在化と非局在化から論じる。又、ドリフトー拡散モデルと量子輸送モデルを比較、検討し、従来のドリフトー拡散モデル限界についても議論する。
- 社団法人電子情報通信学会の論文
- 1994-04-22
著者
-
水田 博
東京工業大学大学院理工学研究科
-
山口 憲
(株)日立製作所中央研究所
-
水田 博
Hitachi Canbridge Laboratory
-
ヤンセン フィリップ
日立製作所中央研究所
-
水田 博
日立製作所中央研究所
-
ワグナー マティアス
日立ケンブリッジ研究所
-
山口 憲
日立製作所中央研究所
関連論文
- HfO_2薄膜成長過程の分光エリプソメトリによるその場観察と第一原理計算との比較(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- SRAMの宇宙線中性子によるマルチエラー解析及びマルチエラー低減技術
- デバイスシミュレーションによるDRAMメモリセルリーク電流解析
- デバイスシミュレーションによるDRAMメモリセルリーク電流解析
- デバイスシミュレーションによるDRAMメモリセルリーク電流解析
- エネルギ輸送モデルに基づく微細半導体シミュレーション
- エネルギ輸送モデルに基づく微細半導体シミュレーション
- ヘテロ接合FETのアクセス領域における量子輸送
- 分子シミュレーションに基づくW-CVDプロセス解析
- 高濃度ドープチャネル移動度の電子濃度依存性解析
- SRAM回路における配線容量のセルレベル3次元一括解析
- SRAM回路における配線容量のセルレベル3次元一括解析
- 第一原理計算によるシリコンナノトランジスタ中の単一リン不純物の電子状態解析(機能ナノデバイス及び関連技術)
- 第一原理計算によるシリコンナノトランジスタ中の単一リン不純物の電子状態解析(機能ナノデバイス及び関連技術)