探索空間を縮小したテストパターン生成アルゴリズム
スポンサーリンク
概要
- 論文の詳細を見る
本稿では、テストパターン生成を加速するために、implying nodeと呼ぶ新たな状態決定点を導入する。implying node上の値は、一つ以上の外部入力の値を含意する。これは、PODEMに代表される従来手法の複数回の状態決定を、一度の状態決定で行えることを意味している。加えて本手法では、状態決定の結果生じる含意がより多くなるため、探索空間の効果的な枝狩りが行える。本手法をISCASベンチマーク回路に適用した結果、検出可能な全ての故障に対してテストパターンが生成され、冗長な故障全てが認識された。
- 社団法人電子情報通信学会の論文
- 1994-06-23