測定器用PLL周波数シンセサイザ

スポンサーリンク

概要

論文の詳細を見る
一般的なPLL周波数シンセサイザでは、周波数分解能が基準周波数に依存する。従って、基準周波数を低くすると周波数切換時間が長くなる。この問題を解決するため、周波数分解能と基準周波数を独立して設定できるN-Stage Cycle Swallower(NSCS)を用いたPLL周波数シンセサイザが提案されている。しかし、周波数範囲が広くなると、測定器として十分な高い周波数分解能を実現できない。本研究では、広い周波数範囲では周波数高分解能を実現する簡単な回路構成の新方式の測定器用PLL周波数シンセサイザを提案する。さらに、周波数分解能が基準周波数と独立しており、高速周波数切換可能である。提案するシンセサイザは、共通の基準発振源を持ったNSCSを用いたPLLシンセサイザと一般的なPLLシンセサイザ、そしてミキサから構成される。上記のシンセサイザの特性評価より、測定器として十分適用可能であることを示す。
社団法人電子情報通信学会の論文
1994-07-23

著者

関連論文

もっと見る

スポンサーリンク