同期回路設計環境を用いた準同期クロック木構成手法
スポンサーリンク
概要
- 論文の詳細を見る
準同期回路では, 各レジスタを異なるタイミングで動作させることで, 動作周波数の向上や, クロック木の規模の削減などを実現する.本稿では従来の設計環境を用い, 同期回路のクロック木を修正することで準同期回路のクロック木を実現する手法を提案する.提案手法では, まず, 配置前のゲート遅延情報をもとにクロック木の概略構造を決定し, 配置情報を用いてクロック木の詳細構造を決定する.次に, 配線後の遅延情報を用いてクロックスケジュールを決定し、クロック木にバッファを挿入することで準同期回路を実現する.本手法をプロセッサの実設計に適用した結果, 容易に準同期回路のクロック木を構成でき, 回路の高速化を達成することができた.
- 社団法人電子情報通信学会の論文
- 2001-01-05
著者
関連論文
- 準同期式設計法を用いたプロセッサ設計
- 準同期式設計法を用いたプロセッサ設計
- 準同期式設計法を用いたプロセッサ設計
- 様々な準同期式回路合成法の比較
- 様々な準同期式回路合成法の比較
- 同期回路設計環境を用いた準同期クロック木構成手法
- 同期回路設計環境を用いた準同期クロック木構成手法
- 同期回路設計環境を用いた準同期クロック木構成手法