学習機能を搭載したパルス密度型デジタルニューロチップRN200の開発

スポンサーリンク

概要

• 論文の詳細を見る

• 我々は、学習機能を搭載したパルス密度方式によるデジタルニューロVLSIを開発した。これは0.8μmCMOSテクノロジにより、13.73×13.73mm^2のチップ上に16ニューロ256シナプスの機能を実現している。このニューロチップを複数組み合わせることによって、階層型ニューラルネットワークを構築できる。ネットワーク中の各信号の値はパルス密度で表現される。本ニューロンチップでは、誤差信号生成のための出力関数微分値演算回路とパルス演算の精度を高めるための乱数発生器群(マルチプルRNGアーキテクチャと呼ぶ)の採用により学習特性の改善が実現できた。ニューロ処理性能としては、チップ当りフォワードプロセスで40MCPS、学習プロセスで40MCUPSの処理能力を持つ。

• 社団法人電子情報通信学会の論文
• 1994-04-22

著者

• 渡辺 孝宏

  リコー中央研究所

• 樗木 杉高

  リコーLSI技術研究所

• 橋本 篤男

  リコーLSI技術研究所

• 古田 俊之

  リコー中央研究所

• 本村 修二

  リコー中央研究所

• Stork David

  California Research Center,RICOH Corp.

• 江口 裕俊

  リコー中央研究所

• Stork David

  California Research Center Ricoh Corp.

• 本村 修二

  リコー 中研

関連論文

• 学習機能を搭載したパルス密度型デジタルニューロチップRN200の開発

スポンサーリンク