部分的にマージ可能なコアを用いたLSI設計情報保護の数理モデル
スポンサーリンク
概要
- 論文の詳細を見る
本論文では, コアを用いてLSIを設計する際に, コアの設計情報を保護するための数理モデルを提案する.最初に, コア分割問題を定義し, それを解くためのアルゴリズムを提案する.設計者により, コアの設計情報の内で保護しなければならない部分(IP保護部)と他のコアとマージする部分が指定される.このとき, 本アルゴリズムを用いると, IP保護部を100%保護することができ, マージされるコアに対するテスト生成を簡単化することができる.IP保護部に対して, 組込み自己テスト(BIST: Built In Self Test)を適用することにより, コアの内部信号線における可制御性と可観測性とが向上し, テスト時間も短縮することができる.
- 一般社団法人情報処理学会の論文
- 2000-06-26
著者
-
伊達 博
(財)九州システム情報技術研究所
-
杉原 真
九州大学 大学院 システム情報科学研究科
-
チャクラバーティ クリシュナンデュ
デューク大学
-
アイヤンガー ヴィクラム
デューク大学
-
杉原 真
九州大学
関連論文
- 教育用マイクロプロセッサ QP-DLX の開発 : LSIテスタを用いたテスト及び評価
- 部分的にマージ可能なコアを用いたLSI設計情報保護の数理モデル
- BISTと外部テストの組合せでのテスト時間の分析とコア・ベース設計のテスト時間最小化
- BISTと外部テストの組合せでのテスト時間の分析とコア・ベース設計のテスト時間最小化
- コアによって構成されるシステムLSIのテスト手法 : テストの効率を考慮したBISTと外部テストの組み合わせ
- コアによって構成されるシステムLSIのテスト手法 : テストの効率を考慮したBISTと外部テストの組み合わせ
- コアによって構成されるシステムLSIのテスト時間の最適化問題
- BIST (Built-in-Self Test)技術
- コアベースシステムLSIに対するテストの課題
- 実数値シミュレーションに基づくテスト容易性評価モデル
- 実数値シミュレーションに基づくテスト容易性評価モデル
- 6.並列LSI-CADにおける成果と課題 (第五世代コンピュータプロジェクトの成果と残された課題)
- 2.3 設計自動化技術(第2章:放射線によるソフトエラー,ディペンダブルVLSIシステム)