コンパクションに基づく概略配線の高速化手法

スポンサーリンク

概要

論文の詳細を見る
本稿では、スタンダードセル方式LSIの概略配線経路の改善手法について述べる。提案する手法は、セル列型LSIの構造を利用し、初期概略配線を水平線分単位で移動することにより、総水平トラック数の最小化を行なう。従来手法と比較して逐次的、試行錯誤的な繰り返しが少ないため、高速に良い解を得ることができる。計算機実験の結果、提案手法により、引き剥し再配線手法に基づく従来手法と比較して、約1/30の計算時間で同程度の結果が得られることが確認された。
一般社団法人情報処理学会の論文
1992-02-24

著者

関連論文

スポンサーリンク