Superscalarプロセッサのループ最適化と命令レベル並列性について
スポンサーリンク
概要
- 論文の詳細を見る
VLIW、superscaler等のアーキテクチャでは、1つのMPU内に複数の演算器を持ち、複数個の機械語命令を並列に実行することにより高速化を図っている。このようなアーキテクチャを有効に活用するにはリソースを考慮した個々の命令の並べ換えに加え、プログラム構造に応じた最適化が必須である。我々はこれまで既存のRISCプロセッサをベースにしたSuperscalarプロセッサを想定して、非数値計算での命令レベル並列性を評価してきた。本稿では、さらに浮動小数点プロセッサを想定してループ実行が支配的な数値計算プログラムに関しての評価を行い、各種ループ最適化方式の適用可能性、命令レベル並列性を評価した。
- 一般社団法人情報処理学会の論文
- 1991-02-25
著者
関連論文
- 非数値計算プログラムにおける命令レベルの並列性について
- IPsecとKINKを用いた制御ネットワークのセキュリティアーキテクチャ(セキュリティ技術, インターネットアーキテクチャ技術論文)
- 制御ネットワークのIP化におけるノードの安全な自律設定システムの一検討
- 非PC系ディジタル機器への適用に向けたIP_V6最小要求仕様の検討
- Mobile IPの現状と問題点に関する一考察
- B-16-2 アクセス認証プロトコルPANA相互接続試験報告(B-16.インターネットアーキテクチャ,一般講演)
- ベクトルプロセッサPUのFortranコンパイラの開発
- マイクロプロセッサ・シミュレータのGUI
- スーパースカラプロセサの高速シミュレータによる評価
- Superscalarプロセッサのループ最適化と命令レベル並列性について
- RISC 系の細粒度並列マシン