論理合成における並列性の抽出
スポンサーリンク
概要
- 論文の詳細を見る
現在,高レベルなハードウェア記述言語を用いた種々の論理合成システムが考案されているが,本研究はソフトウェアにおけるコンパイラの手法を利用し,特に並列性を意識せずに逐次的に記述された仕様記述言語からデータフロー解析によって並列性を抽出し,機能レベルの順序回路を合成することを目的としている.現在,図1のようなシステムを開発中である.このシステムにおける設計の流れは以下の通りである.まず設計者は,設計したいハードウェアの動作アルゴリズムを本システムのハードウェア記述言語で記述する.この仕様記述言語はC言語に近いものとなっているため,C言語に変換することによってアルゴリズムレベルの回路の検証を行なうことができる.アルゴリズムレベルの動作検証を終えた仕様記述は,トランスレータによって解析用の中間コードに変換された後,中間コード解析部で動作解析を行なう.次に回路合成部で中間コード・データフロー・基本ブロックと中間コードの順序関係から機能レベルの回路を自動合成する.最終的に得られた回路はシミュレータによって機能レベルでの回路の動作検証を行なう.本稿では,この中間コード解析部,処理の流れ等について述べる.
- 一般社団法人情報処理学会の論文
- 1990-03-14
著者
関連論文
- 日本語による論理仕様記述の試み
- 高機能PCB自動配線システムの開発
- パソコンを用いた会話型汎用図面入力システム
- 入学試験教科の重みづけ計算法について
- 入学試験教科の重みづけ計算法について
- 意匠用CAD/CAMシステムの試作
- 3次元レーザリソグラフシステム
- 宝飾工芸品用CAD/CAMシステム
- 論理システムの実装設計自動化プログラムの開発
- 計算機設計言語LORANとその翻訳システムの開発
- 多機能データベース
- CAD用データベースシステムの開発
- シンボリックレイアウトシステムの開発
- 研究室用マイクロコンピュータシステムの開発
- 論理合成における並列性の抽出
- 各種マイコン用エディタの評価 (′83年版マイクロコンピュ-タ応用設計ガイド) -- (ソフト技法)
- 非同期理論回路シミュレータの開発