畳み込み法を活用したPLAの並列分割
スポンサーリンク
概要
- 論文の詳細を見る
PLA(Programmable Logic Array)はVLSI上で組合せ論理関数を実現する方法の1つで、論理設計,論理変更,レイアウトが容易に行えるという利点がある。消費電力、動作速度等の点で更に性能を向上する方法の1つにPLAの分割がある。PLAの分割には直列分割と並列分割があり、いくつかの手法が提案されている。筆者らの提案したワンカット行畳み込みを用いた並列分割法[6]では畳み込みが不可能なPLAは分割できないという欠点があった。本稿では従来手法[6]では分割が求められなかったPLAも分割できるように手法に改良を加えたので報告する。
- 一般社団法人情報処理学会の論文
- 1995-09-20
著者
関連論文
- 算術分解を用いた基数変換回路の構成法(2)(演算手法,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- CPLD用PLAの分解についての一検討
- デバイス・シミュレーション・エンジンの一構成法
- FIRフィルタのLUTカスケードによる実現について
- FIRフィルタのLUTカスケードによる実現について
- 算術分解を用いた基数変換回路の構成法(アーキテクチャ,SWoPP2006)
- QRMDDを用いた論理関数の表現法について
- 多出力関数のBDDによる表現法とその最適化法
- 決定図に基づくサイクルベース・シミュレーション・エンジン
- サイクルベース・シミュレーション・エンジンの一構成法
- 畳み込みを活用したPLAの並列分割
- 畳み込みを活用したPLAの並列分割
- 畳み込み法を活用したPLAの並列分割