新しい素子集合方式に基づく高速ハードウェア論理シミュレータについて(設計技術と設計自動化)(<特集>情報システム論文)
スポンサーリンク
概要
- 論文の詳細を見る
本論文は, 従来とは異なる新しい素子集合方式に基づいた高速性と大規模収容性に優れたブロックレベルのハードウェアシミュレータを提案している.本方式のブロック演算は, ブロック内素子の回路構成に着目し, 素子属性と接続関係を分離して, 素子の評価を前段との接続関係を連続的に読み出して処理する方法で, 従来のように標準素子を用いることなく, 高い並列性と高速性を実現している.シミュレータ全体として見れば, ブロック群の並列処理とブロック内素子群の並列処理を同時に実行できるので, 非常に並列性の高いシステムとなる.さらに, シミュレータ全体の処理時間を見たとき, ブロックの演算時間の割合が大きいことから, ブロック内素子間の接続データ量を削減する稠密処理を提案して, 接続データ量を大幅に削減し, 高速化を図っている.実際のLSI回路例の評価では, データ量を平均で半分以下にしている.本提案のハードウェア論理シミュレータは最大64プロセッサよりなるシステムとして実現されている.性能的には内製ソフトウェアシミュレータの数百倍の高速性を達成するとともに, ハードウェアのゲートレベル方式よりも数倍向上している.本シミュレータは数百万ゲート以上の大規模装置のシミュレーションに適用され, 今まで実行が難しかった大量のテストデータによる論理確認を実現して, LSI設計品質の大幅な向上と開発期間の短縮に大きく寄与することができた.
- 2005-03-15