命令レベルシミュレーションによるSSS型MIN方式の評価(インタコネクションネットワーク)
スポンサーリンク
概要
- 論文の詳細を見る
SSS型MINは,パケットを同期入力してWormhole転送することによって高速転送を実現するスイッチアーキテクテャである.転送バンド幅を上げるために,3次元構造を持つ多重出力可能なPBSF(Piled Banyan Switching Fabrics),キャッシュの実装のため,キャッシュ制御パケットを転送するネットワークMINC(MIN with Cache coherent mechanism)の提案を行い,マルチプロセッサプロトタイプSNAIL-2を実装して性能を評価してきた.本報告では,このSNAIL-2の命令レベルシミュレータを利用し,PBSFとMINCの評価を行った.その結果,PBSFトポロジのSSS型MINは通過率に優れ,レイテンシを抑えることにより優れた性能を持つことを示した.
- 社団法人情報処理学会の論文
- 2003-08-15
著者
-
白石 大介
慶應義塾大学大学院 理工学研究科
-
田辺 靖貴
慶應大学理工学部
-
緑川 隆
慶應大学理工学部
-
白石 大介
慶應大学理工学部
-
茂野 真義
慶應大学理工学部
-
塙 敏博
東京工科大学工学部
-
天野 英晴
慶應大学理工学部
-
田辺 靖貴
慶應義塾大学理工学部
-
塙 敏博
東京工科大学コンピュータサイエンス学部
-
塙 敏博
東京工科大学
-
緑川 隆
慶應義塾大学理工学部
-
茂野 真義
慶應義塾大学理工学部
関連論文
- Splitエコー命令によるコードサイズ削減(プロセッサ)
- 命令レベルシミュレーションによるSSS型MIN方式の評価(インタコネクションネットワーク)
- キャッシュ制御機構を持つスイッチ結合型並列計算機SNAIL-2の評価
- 多重出力可能なMINの命令レベルシミュレータによる評価(EVA-2:並列処理と評価)
- キャッシュ制御用マルチキャストネットワークMINCチップを用いたスイッチ結合型並列計算機SNAIL-2の評価
- スイッチ結合型マルチプロセッサSNAIL-2のデータ転送用ネットワークPBSFの評価
- SSS型MINに基づくマルチプロセッサSNAIL
- 並列ベンチマークによるSNAILの評価
- SSS-MINにおけるデータ・アラインメント
- キャッシュ制御機構を持つスイッチ結合型並列計算機SNAIL-2の評価
- キャッシュ制御用マルチキャストネットワークMINCチップを用いたスイッチ結合型並列計算機SNAIL-2の評価
- スイッチ結合型マルチプロセッサSNAIL-2のデータ転送用ネットワークPBSFの評価
- 多次元構造を持つMIN(並列処理)
- 多段結合網に基づく並列計算機のためのキャッシュ制御機構の実装
- 多次元構造を持つMINの提案
- MIN結合型マルチプロセッサ用トレースドリブンシミュレータ
- SSS型MINにおけるメッセージコンバインの評価
- マルチプロセッサシステムシミュレータ構築支援スーパスカラプロセッサモデルの開発(コンピュータシステム)
- Splitエコー命令によるコードサイズ削減(プロセッサ)
- Split エコー命令によるコードサイズ削減
- 並列化MiBenchを利用したチップマルチプロセッサの評価(組込技術とネットワークに関するワークショップETNET2006)
- 並列化MiBenchを利用したチップマルチプロセッサの評価(組込技術とネットワークに関するワークショップETNET2006)
- 並列化MiBenchを利用したチップマルチプロセッサの評価(組込技術とネットワークに関するワークショップETNET2006)
- MiBenchの並列化およびオンチップマルチプロセッサの評価(一般セッションD 並列化と並列環境)
- テンポラリディレクトリをもつキャッシュ制御用多段結合網MINDICの設計と評価(コンピュータシステム)
- Sparse Directoryを利用したキャッシュ制御手法のCMPへの適用(ARC-6: キャッシュ・システム, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- ISIS-SimpleScalarの実装(性能評価環境と応用)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- キャッシュ制御用多段結合網MINDICの設計と評価(ARC-8 : 相互結合網I)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 一時的にディレクトリを保持するMINDICスイッチの設計と評価
- ディレクトリキャッシュスイッチを持つキャッシュ制御用多段結合網の検討(2003年並列/分散/協調処理に関する「松江」サマーワークショップ(SWoPP松江2003))(CPSY-4ネットワーク)
- オンチップマルチプロセッサ向け内部接続網の検討(チップ内回路とリコンフィギュアラブルシステム)
- 個人情報保有カードを用いた個人認証方式とその応用に関する研究活動
- コンピュータブリッジのプレイヤモデルに基づく並列ゲーム木探索
- コンピュータブリッジの並列処理(並列処理ソフトウェア)
- CPSY2000-41 キャッシュ制御機構を持つスイッチ結合型マルチプロセッサSNAIL-2の評価
- キャッシュ制御機構を持つスイッチ結合型マルチプロセッサSNAIL-2の実装
- 並列計算機のための相互結合網シミュレータSPIDER
- マルチプロセッサSNAILのネットワークに関する性能評価と支援ハードウエアの実装
- SSS型MINアーキテクチャを用いたマルチプロセッサSNAILの実装
- SSS型のMINにおけるhot spotの影響とメッセージ結合の効果
- MINC : キャッシユ制御機構を持つMIN
- 多重出力可能なMINの耐故障性
- 多重出力可能なMINの性能評価
- 多重出力可能なMINの耐故障性に関する研究
- 多重出力可能なMINの性能解析
- 多重出力可能なMINの性能評価