QEMUと SystemC を用いたNoC向け仮想プラットフォームの開発

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-02-24

著者

• 谷口 一徹

  立命館大学

• 冨山 宏之

  立命館大学

• 稗田 拓路

  立命館大学

• 中島 啓太

  立命館大学 理工学部

関連論文

• GPGPUによる電源配線シミュレーションの高速化手法と評価(システム設計,物理設計及び一般)
• 低消費電力で高性能な再構成可能プロセッサのためのアーキテクチャの系統的探索手法(研究会推薦博士論文速報)
• 実行トレースマイニングを用いたタスク内DVFSに有効なチェックポイント抽出手法
• 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
• 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
• 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
• 複数の誤り訂正符号に対応する再構成可能デコーダモデルの提案
• 組込みシステムにおける低消費エネルギー志向の効率的なスラック時間の導出
• 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
• 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
• 回路モジュールの再利用を考慮したRTL電力シミュレータの一構成と評価
• 順序回路に対するRTL電力マクロモデル化の一手法
• バス調停の遅延時間見積もりのための確率的数学モデル
• バス調停の遅延時間見積もりのための確率的数学モデル
• 消費エネルギーを意識した可逆圧縮データ受信
• 消費エネルギーを意識した可逆圧縮データ受信
• マルチプロセッサ対応システムレベル設計環境SystemBuilder-MP(ソフトウェアシステム)
• 分枝限定法に基づく組込み向けVLIW型プロセッサのアーキテクチャ探索手法(プロセッサ設計,システムオンシリコンを支える設計技術)
• マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,システムオンシリコンを支える設計技術)
• 実行トレースを用いた組込みシステムにおけるタスク内DVFSのためのチェックポイント抽出
• 学生および若手技術者による組込みシステム技術に関するサマースクールの実践
• 等電力曲線モデルに基づく高精度・高効率RTL電力マクロモデル
• 組込みシステム向けメニーコア用OpenCL環境
• QEMUとSystemCを用いたNoC向け仮想プラットフォームの開発
• QEMUとSystemCを用いたNoC向け仮想プラットフォームの開発
• 組込みシステム向けメニーコア用OpenCL環境
• マルチプロセッサ対応システムレベル設計環境SystemBuilderを用いたFPGA向け設計事例(設計フレームワーク)
• ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
• アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
• ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
• アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
• ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
• アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
• SMYLE OpenCLにおける組込み関数の開発と評価
• SMYLE OpenCLにおける組込み関数の開発と評価
• 等電力曲線モデルに基づく高精度・高効率RTL電力マクロモデル
• ソフトウェアと再リンク可能なハードウェアの高位合成
• ソフトウェアと再リンク可能なハードウェアの高位合成
• ソフトウェアと再リンク可能なハードウェアの高位合成
• アセンブリコードを中間表現とする高位合成における関数の併合
• アセンブリコードを中間表現とする高位合成における関数の併合
• 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法
• 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法
• SMYLE OpenCLデバイスにおける並列プログラミングモデルの実現と評価
• 電力需要のピークカットに貢献する蓄電池マネジメント手法
• 電力需要のピークカットに貢献する蓄電池マネジメント手法
• QEMUとsystemCを用いたNoC向け仮想プラットフォームの開発(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
• QEMUとsystemCを用いたNoC向け仮想プラットフォームの開発(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
• 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
• 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
• アセンブリコードを中間表現とする高位合成における関数の併合
• 分散型電力ネットワークにおける蓄電池劣化抑制を指向した最適電力ルーティング手法
• 局所領域フィッティングによる高精度・高効率RTL電力マクロモデル(VLSI設計技術研究専門委員会推薦論文)(VLSI設計技術とCAD)
• 組込みシステムのアーキテクチャ探索における性能ボトルネック解析(システム設計技術(1),デザインガイア2012-VLSI設計の新しい大地-)
• 組込みシステムのアーキテクチャ探索における性能ボトルネック解析(システム設計技術(1),デザインガイア2012-VLSI設計の新しい大地-)
• クロック周波数向上のための動作合成におけるコントローラ設計手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)
• クロック周波数向上のための動作合成におけるコントローラ設計手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)
• リチウムイオン蓄電池のサイクル劣化抑制を指向したEDLCを持つ分散型電力ネットワーク向け最適電力融通手法
• 電力需要のピークカットに貢献する蓄電池マネジメント手法(スケジューリング・省電力,組込み技術とネットワークに関するワークショップETNET2013)
• 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
• TLMUを用いた組込みマルチコアのシミュレーション(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)
• 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
• SMYEOpenCLの実装と128コア上での評価実験(並列処理,集積回路とアーキテクチャの協創〜新しいアプリケーション創造に向けたアーキテクチャ、回路技術の貢献〜)
• A-3-8 CPUとハードウェアアクセラレータの実行切替えの高速化(A-3.VLSI設計技術,一般セッション)
• 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
• 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
• A-3-7 再リンク可能なハードウェアを合成する高位合成系の実装(A-3.VLSI設計技術,一般セッション)
• 機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ(応用設計, FPGA応用及び一般)
• 電力需要のピークカットに貢献する蓄電池マネジメント手法(スケジューリング・省電力,組込み技術とネットワークに関するワークショップETNET2013)
• TLMuを用いた組込みマルチコアのシミュレーション(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)
• SEEDS : 組込みシステム向けシステムレベル設計環境(ソフトウェア工学,学生論文)
• 組込みシステム向けメニーコア用 OpenCL 環境
• QEMUと SystemC を用いたNoC向け仮想プラットフォームの開発
• 組込みシステム向けメニーコア用 OpenCL 環境
• CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)
• CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)
• CPU密結合型アクセラレータの機械語プログラムからの自動合成(システム設計環境,FPGA応用及び一般)
• QEMUと SystemC を用いたNoC向け仮想プラットフォームの開発
• 分散型電力ネットワークにおける蓄電池劣化抑制を指向した最適電力ルーティング手法

もっと見る 閉じる

スポンサーリンク