ICの電圧サージによる特性劣化
スポンサーリンク
概要
- 論文の詳細を見る
CM0S集積回路に静電気放電と雷サージを印加し、その耐性を検討した。静電気印加では、マシンモデル、人体モデル、デバイス帯電モデルを採用し、それぞれについてICの破壊電圧を測定した。その結果、マシンモデルでは0.9kV、人体モデルでは8kVでICが完全に破壊されることがわかった。デバイス帯電モデルでは、装置の絶縁耐圧である4kVでも劣化しなかった。ICは雷サージに対して非常に弱く、波高値50V程度の雷サージで破壊に至った。また、1回の静電気放電では特性劣化に至らない電圧でも、複数回の印加でICを破壊させることを明らかにした。
- 社団法人電子情報通信学会の論文
- 1995-12-15
著者
関連論文
- メディエータ型酵素センサの試作
- 光ファイバー照明製品の開発
- 簡易型酵素センサの試作
- めっき技術を用いたバイオセンサ用電極の試作
- 透明性静電気保護膜の試作
- 帯電防止のための導電性薄膜作製
- 帯電防止のための酸化スズ(4)薄膜作製
- CMOS ICの電気ストレスによる特性劣化
- ICの電圧サージによる特性劣化
- 針状電極を有するFET入力型静電電圧測定系の応答特性
- 同時多点帯電電圧測定システムの一構成
- 人体帯電モデル型静電気試験機の放電電流特性 (EMC計測技術論文小特集)
- ICの電圧サージによる特性劣化
- 静電気耐性試験機における放電波形の変動要因
- 雷サージ対策素子の低電圧特性