スポンサーリンク

Program Coordination Department Chunghwa Telecom. Lab. | 論文

• Low-Latency Bit-Parallel Systolic Multiplier for Irreducible x^m+x^n+1 with GCD(m, n) =1(Algorithms and Data Structures)

スポンサーリンク