スポンサーリンク
日本電気システムipコア研究所 | 論文
- 代数的手法を用いたCPU KUE-CHIP2の段階的設計の正しさの自動証明
- A-20-6 ラティス型LPEF並びに方程式誤差ADFに基づく音声強調手法に関する一検討(A-20.スマートインフォメディアシステム,一般セッション)
- ハードウェアで高速並列処理を実現したリードソロモン復号アルゴリズム(下)アルゴリズムの詳細と回路化のためのポイント
- ハードウェアで高速処理を実現したリードソロモン復号アルゴリズム(上)高速化のための工夫と応用例
- 組み合わせ回路で実現したReed-Solomon符号・復号器の論理簡単化
- 組み合わせ回路による高速Reed-Solomon符号化復合化方式
- 処理のあらましを理解して回路を作ろう わかる! CRC計算回路の作り方とアレンジ
- スペ-スシャトルに使われているコンピュ-タ技術
- 多重並列グループ署名の低消費電力回路アーキテクチャ(アーキテクチャ設計1,システムオンシリコンを支える設計技術)
- 二段階動作合成によるグループ署名回路の早期性能調整法と実装例 (暗号と情報セキュリティ実装技術論文小特集)
- グループ署名回路のクラウドサーバ/クライアント向け実装方法 (回路とシステム)
- AS-3-4 最小二乗ラティスアルゴリズム並びに方程式誤差ADFに基づく音声強調手法に関する一検討(AS-3.高齢化社会のためのスマートインフォメディアシステム,シンポジウムセッション)
- 可変遅延を用いた相関関数推定による雑音にロバストな方程式誤差アルゴリズムに関する検討