TSUBOI Hideki | YAMAHA Co, Material & Components Development Center
スポンサーリンク
概要
論文 | ランダム
- 45nm CMOSにおけるばらつき低減を目的とした基板バイアス制御技術の提案(学生・若手研究会)
- エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法(招待講演1,物理設計及び一般)
- C-12-36 プロセッサ動作エラー検出のための命令レベルプログラミング手法(C-12.集積回路,一般セッション)
- TA-1-7 高速マイコンの物理設計技術
- 私たちの実践する看護の質向上に第三者評価を活用する (特集 看護をどう評価するか)