岩崎 一彦 | 首都大学東京 システムデザイン学部
スポンサーリンク
概要
関連著者
-
岩崎 一彦
首都大学東京 システムデザイン学部
-
新井 雅之
首都大学東京 システムデザイン学部
-
新井 雅之
首都大学東京システムデザイン学部
-
岩崎 一彦
首都大学東京システムデザイン学部
-
岩崎 一彦
首都大学東京システムデザイン学部:首都大学東京大学院システムデザイン研究科
-
福本 聡
首都大学東京システムデザイン学部
-
岩崎 一彦
首都大学東京システムデザイン学部|首都大学東京大学院システムデザイン研究科
-
新井 雅之
首都大学東京システムデザイン学部|首都大学東京大学院システムデザイン研究科
-
福本 聡
首都大学東京 システムデザイン学部
-
井出 創
首都大学東京大学院システムデザイン研究科
-
清水 貴弘
首都大学東京 大学院システムデザイン研究科
-
池田 貴彦
首都大学東京大学院システムデザイン研究科
-
大原 衛
東京都立大学大学院工学研究科
-
相京 隆
半導体理工学研究セ
-
相京 隆
株式会社半導体理工学研究センター
-
黒川 晴申
首都大学東京大学院システムデザイン研究科
-
松尾 達
(株)富士通研究所
-
平出 貴久
(株)富士通研究所
-
小西 秀明
富士通(株)
-
江守 道明
富士通(株)
-
相京 隆
富士通(株)
-
中尾 教伸
(株)ルネサステクノロジ
-
木村 真琴
首都大学東京システムデザイン学部
-
田畑 嘉裕
首都大学東京大学院システムデザイン研究科
-
大原 衛
首都大学東京システムデザイン学部
-
清水 貴弘
首都大学東京大学院システムデザイン研究科
-
木村 真琴
首都大学東京 システムデザイン学部
-
丸本 耕平
首都大学東京大学院システムデザイン研究科
-
周藤 明史
首都大学東京システムデザイン学部
-
鈴木 龍
東京都立大学大学院工学研究科
-
大森 智広
首都大学東京システムデザイン学部
-
大沢 健太郎
首都大学東京 システムデザイン学部
-
福本 聡
首都大学東京大学院システムデザイン研究科
-
中山 裕太
首都大学東京システムデザイン学部
-
石川 康太
首都大学東京大学院システムデザイン研究科
-
遠藤 辰朗
首都大学東京大学院システムデザイン研究科
-
鈴木 厳
(株)ルネサステクノロジ
-
中野 勝幸
(株)半導体理工学研究センター
-
新谷 道広
(株)半導体理工学研究センター
-
畠山 一実
(株)半導体理工学研究センター
-
相京 隆
(株)半導体理工学研究センター
-
原田 脩平
首都大学東京大学院システムデザイン研究科
-
大沢 健太郎
首都大学東京システムデザイン学部
-
新谷 道広
広島市立大学大学院情報科学研究科
-
新谷 道弘
株式会社半導体理工学研究センター
-
佐久間 大斗
東京都立大学大学院工学研究科電気工学専攻
-
正田 剛史
サイバネットシステム(株)
-
原 慎哉
首都大学東京大学院システムデザイン研究科
-
岩崎 一彦
首都大学東京大学院 システムデザイン研究科
-
福本 聡
首都大学東京大学院 システムデザイン研究科
-
新井 雅之
首都大学東京大学院システムデザイン研究科:首都大学東京システムデザイン学部
-
岩崎 一彦
首都大学東京学術情報基盤センター
-
史 虹波
首都大学東京学術情報基盤センター
著作論文
- SoC向けMBISTにおける歩留りと面積のトレードオフに関する一考察(設計/テスト/検証,設計/テスト/検証)
- D-10-20 同時多重に発生する過渡故障を前提にレジスタを二重化した順序回路(D-10. ディペンダブルコンピューティング,一般セッション)
- ゲート内抵抗性オープン欠陥に対する微小遅延故障モデル(欠陥ベーステスト,VLSI設計とテスト及び一般)
- 耐故障プロセッサ評価モデルの解析について(安全性及び一般)
- 耐故障プロセッサの信頼性・性能評価手法に関する一考察(ネットワーク環境でのディペンダビリティ)
- A-004 DHTルーティングシステムにおけるデータ分割配置手法の検討(モデル・アルゴリズム・プログラミング,一般論文)
- メモリBISTにおけるハードウェアオーバヘッドおよび故障位置特定に関する一考察(設計/テスト/検証)
- 同時多重に発生する過渡故障を前提とした高信頼プロセッサ設計(設計/テスト/検証)
- スキャンベースハイブリッドBISTにおける消費電力削減に関する一考察(スキャンテスト,VLSI設計とテスト及び一般)
- ロジックBISTの疑似ランダムパターン品質の評価モデル(DC-2テスト,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- 多世代データを保持する複製プロトコルのノード時間配置(DC-1ネットワーク,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- 実チップデバッグ手法における観測回路の挿入箇所および面積に関する一検討(設計/テスト/検証)
- R-2Rラダー型D-Aコンバータの冗長設計手法(ディペンダブルソフトウェアとネットワーク及び一般)
- 有限なロールバック間隔に対するハイブリッド状態保存手法の最適チェックポイント間隔(データ工学, ディペンダビリティ, 一般)
- 有限なロールバック間隔に対するハイブリッド状態保存手法の最適チェックポイント間隔(データ工学, ディペンダビリティ, 一般)
- 分散チェックポインティングの評価手法に関する検討(ディペンダブルソフトウェアとネットワーク及び一般)
- ロジックBISTの疑似ランダムパターン品質の評価モデル(DC-2テスト,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- 多世代データを保持する複製プロトコルのノード時間配置(DC-1ネットワーク,インターネット環境でのデータ工学とディペンダビリティ,及び一般)
- C-023 故障挿入によるTMRプロセッサの耐縮退故障性評価(C分野:ハードウェア・アーキテクチャ)
- 分散システムにおいて多世代データを保持するデータ複製プロトコル(分散システム)
- 安全・安心のための半導体設計・テスト技術(信頼性-温故知新-)
- 安全・安心のための半導体設計・テスト技術(信頼性-温故知新-)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討
- C-012 ポストシリコンデバッグにおける観測および制御回路挿入に関する一検討(ハードウェア・アーキテクチャ,一般論文)
- 過渡故障に耐性を持つ時間冗長プロセッサの検討(耐過度故障,SWoPP2006)
- C_017 VLSIのランダムパターンテストにおける残存故障数分布について(C分野:ハードウェア)
- 多世代データ保持のためのデータ複製プロトコル(高信頼・高可用システム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 多世代データ保持のためのデータ複製プロトコル(高信頼・高可用システム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- LFSRを用いたロジックBISTの故障検出率に関する統計的一考察(BISTと故障診断,VLSI設計とテスト及び一般)
- D-10-9 半導体テスタのデータベース化に向けて(D-10.ディペンダブルコンピューティング,一般セッション)
- パイプラインプロセッサ向けカスケードTMRの欠陥レベル評価に関する一考察(ディペンダブルコンピューティングシステム及び一般)
- パイプラインプロセッサ向けカスケードTMRの欠陥レベル評価に関する一考察(ディペンダブルコンピューティングシステム及び一般)
- 再構成可能オンチップデバッグ回路の面積削減に関する一考察(ディペンダブル・回路・検証,VLSI設計とテスト及び一般)
- ランダムパターンテストにおける故障検出率分布に関する考察(設計/テスト/検証)
- パイプラインプロセッサ向けカスケードTMRにおける遺伝的アルゴリズムを用いた構成探索
- パイプラインプロセッサ向けカスケードTMRにおける遺伝的アルゴリズムを用いた構成探索
- D-10-5 半導体テスタデータベースの構成法に関する一検討(D-10.ディペンダブルコンピューテイング,一般セッション)
- レイアウトを考慮した故障カバレージの高精度見積りに関する一考察(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)
- 国際会議報告 : PRDC2011(17th IEEE Pacific Rim International Symposium on Dependable Computing)(安全性及び一般)
- レイアウトを考慮した故障カバレージの高精度見積りに関する一考察
- 国際会議報告 : PRDC2011 (17th IEEE Pacific Rim International Symposium on Dependable Computing)
- パイプラインプロセッサ向けカスケードTMRにおける遺伝的アルゴリズムを用いた構成探索(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- パイプラインプロセッサ向けカスケードTMRにおける遺伝的アルゴリズムを用いた構成探索(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- メモリBISTにおけるハードウェアオーバヘッドおよび故障位置特定に関する一考察
- 同時多重に発生する過渡故障を前提とした高信頼プロセッサ設計
- レイアウトを考慮したブリッジ/オープン故障カバレージの高精度見積法(設計/テスト/検証)
- 有限個の周期的チェックポイントをもつハイブリッドステートセイビングにおけるチェックポイント系列の間引き(電子・電気機器の信頼性,故障解析,劣化診断,信頼性一般)
- D-10-1 LSIのオープン欠陥クリティカルエリアに関する一検討(D-10.ディペンダブルコンピューティング)
- クリティカルエリア解析に基づく故障カバレージ見積りに関する一考察(欠陥検出能力評価, VLSI設計とテスト及び一般)
- 機械学習によるネットワークビッグデータの解析(ネットワーク環境でのディベンダビリティ)
- パイプラインプロセッサ向けカスケードTMRにおける遺伝的アルゴリズムを用いた構成探索
- パイプラインプロセッサ向けカスケードTMRにおける遺伝的アルゴリズムを用いた構成探索
- レイアウトを考慮したブリッジ/オープン故障カバレージの高精度見積法
- 有限個の周期的チェックポイントをもつハイブリッドステートセイビングにおけるチェックポイント系列の間引き