桜庭 弘 | 東北大学 電気通信研究所

スポンサーリンク

概要

• 同名の論文著者
• 東北大学 電気通信研究所の論文著者

関連著者

• 桜庭 弘

  東北大学 電気通信研究所

• 遠藤 哲郎

  東北大学 電気通信研究所

• 舛岡 富士雄

  東北大学 電気通信研究所

• 遠藤 哲郎

  東北大学 学際科学国際高等研究センター

• 岩井 信

  東北大学電気通信研究所

• 岩井 信

  東北大学 電気通信研究所

• 舛岡 富士雄

  東北大学電気通信研究所

• 鈴木 正彦

  東北大学電気通信研究所

• 鈴木 正彦

  東北大学 電気通信研究所

• 太田 人嗣

  東北大学 電気通信研究所

• 太田 人嗣

  東北大学電気通信研究所

• 中村 広記

  東北大学電気通信研究所

• 日置 雅和

  東北大学電気通信研究所

• 日置 雅和

  東北大学 電気通信研究所

• レンスキ マルクス

  東北大学電気通信研究所

• レンスキ マルクス

  東北大学 電気通信研究所

• 中村 広記

  東北大学 電気通信研究所

• 桜庭 弘

  東北大学電気通信研究所

• 遠藤 哲郎

  東北大学電気通信研究所

• 松岡 史宜

  東北大学電気通信研究所

• 松岡 史宜

  東北大学 電気通信研究所

• 須永 和久

  東北大学電気通信研究所

• 木村 康隆

  東北大学 電気通信研究所

• 山下 弘臣

  東北大学 電気通信研究所

• 須永 和久

  東北大学 電気通信研究所

もっと見る 閉じる

著作論文

• C-11-4 Double Gate-SOI(DG-SOI)MOSFETのソフトエラーのα粒子入射軌道依存性
• C-11-6 Stacked-SGT DRAMを用いた2.4F^2メモリセル技術
• C-11-5 Si柱側壁表面の平滑化
• 0.4μmMOSプロセス技術を用いたMulti-Pillar Surrounding Gate型MOSキャパシタ
• 5nm以下の均一なゲート酸化膜形成のためのSiウェア搬入条件
• C-11-10 Double Gate MOSFETの新しい構造と試作プロセスの提案
• C-11-9 超低消費電力を指向したオンチップ用CMOS降圧回路
• C-11-7 高信号を実現する三次元階層型メモリアレイ技術を用いたStacked-SGT DRAM
• C-11-6 Floating Channel type SGT(FC-SGT)フラッシュメモリにおける書込・消去特性の柱半径依存性
• C-11-5 高集積化を実現するFloating Channel type SGT(FC-SGT)Flashメモリセルのビットライン形成法
• 三次元階層型メモリアレイ技術を用いたStacked-SGT DRAMのアレイ構成及び読み出し方法
• 0.4μmMOSプロセス技術を用いたMulti-Pillar Surrounding Gate型MOSキャパシタ

もっと見る 閉じる

スポンサーリンク