Hoshino Yasushi | Tokyo Denki University, Adachi, Tokyo 120-8551, Japan.
スポンサーリンク
概要
論文 | ランダム
- 遅延比較器を用いた低コストなFPGAの速度・歩留まり向上手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ランダムばらつきを利用したトラック入れ替えによるFPGAの速度と歩留まり向上(リコンフィギャラブルシステム1,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- C-12-44 オンチップ差動伝送線路における下層配線からのノイズの影響(C-12.集積回路C(アナログ),一般講演)
- ダミーフィルが配線の高周波特性に与える影響(システム設計及び一般)
- ダミーフィルが配線の高周波特性に与える影響(微細化関連技術,システム設計及び一般)