Taketomi Yoshinao | Display Device Development Center, Matsushita Electric Industrial Co., Ltd., 3–1–1 Yagumo–Nakamachi, Moriguchi, Osaka 570, Japan
スポンサーリンク
概要
- Taketomi Yoshinaoの詳細を見る
- 同名の論文著者
- Display Device Development Center, Matsushita Electric Industrial Co., Ltd., 3–1–1 Yagumo–Nakamachi, Moriguchi, Osaka 570, Japanの論文著者
論文 | ランダム
- 2次割当問題に対するタブー探索法に基づくFPGAを用いたハードウェア解法(FPGAとその応用及び一般)
- LSIフロアプランニングに対する遺伝的アルゴリズムとタブー探索に基づく並列アルゴリズムとそのPCクラスタ上での実現(FPGAとその応用及び一般)
- 2次割当問題に対するタブー探索法に基づくFPGAを用いたハードウェア解法(FPGAとその応用及び一般)
- LSIフロアプランニングに対する遺伝的アルゴリズムとタブー探索に基づく並列アルゴリズムとそのPCクラスタ上での実現(FPGAとその応用及び一般)
- 2次割当問題に対するタブー探索法に基づくFPGAを用いたハードウェア解法(FPGAとその応用及び一般)