石橋 忠良 | 日本国有鉄道外務部構造物設計事務所
スポンサーリンク
概要
論文 | ランダム
- All-Digital PLL and Transmitter for Mobile Phone
- Modeling, Design and Characterization of a New Low-Jitter Analog Dual Tuning LC-VCO PLL Architecture
- Characterizing the effects of the PLL jitter due to substrate noise in discrete-time delta-sigma modulators
- A 6.3-9-GHz CMOS fast settling PLL for MB-OFDM UWB applications
- 160Gbit/s光RZ信号からの10GHzクロック信号抽出の検討